AN 795 Οδηγίες Εφαρμογής για 10G
Υποσύστημα Ethernet που χρησιμοποιεί MAC 10G χαμηλής καθυστέρησης
Οδηγός χρήσης
AN 795 Implementing Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC
AN 795: Οδηγίες εφαρμογής για υποσύστημα Ethernet 10G με χρήση χαμηλής καθυστέρησης 10G MAC Intel FPGA® IP σε συσκευές Intel ® Arria® 10
Οδηγίες εφαρμογής για υποσύστημα Ethernet 10G με χρήση χαμηλής καθυστέρησης 10G MAC Intel ® FPGA IP σε συσκευές Intel ® Arria® 10
Οι οδηγίες εφαρμογής σάς δείχνουν πώς να χρησιμοποιείτε τον Ελεγκτή πρόσβασης πολυμέσων 10G (MAC) και PHY IP της Intel με χαμηλή καθυστέρηση.
Εικόνα 1. Σύστημα MAC Ethernet 10G Intel® Arria® 10 Low Latency
Πίνακας 1. Σχέδια MAC Ethernet 10G χαμηλής καθυστέρησης Intel® Arria® 10
Αυτός ο πίνακας παραθέτει όλα τα σχέδια Intel ® Arria® 10 για Low Latency Ethernet 10G MAC Intel FPGA IP.
| Design Example | Παραλλαγή MAC | PHY | Κιτ ανάπτυξης |
| 10GBase-R Ethernet | 10G | Εγγενής PHY | Intel Arria 10 GX Transceiver SI |
| Λειτουργία εγγραφής 10GBase-R Ethernet |
10G | Εγγενής PHY | Intel Arria 10 GX Transceiver SI |
| XAUI Ethernet | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G Ethernet | 1G/10G | 1G/10GbE και 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/10G Ethernet με 1588 | 1G/10G | 1G/10GbE και 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G Ethernet | 10M/100M/1G/10G | 1G/10GbE και 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 10M/100M/1G/10G Ethernet με 1588 |
10M/100M/1G/10G | 1G/10GbE και 10GBASE-KR PHY | Intel Arria 10 GX Transceiver SI |
| 1G/2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G Ethernet πολλαπλών ρυθμών PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G Ethernet με 1588 | 1G/2.5G | 1G/2.5G/5G/10G Ethernet πολλαπλών ρυθμών PHY |
Intel Arria 10 GX Transceiver SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G Ethernet πολλαπλών ρυθμών PHY |
Intel Arria 10 GX Transceiver SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G Ethernet πολλαπλών ρυθμών PHY |
Intel Arria 10 GX Transceiver SI |
Intel Corporation. Με την επιφύλαξη παντός δικαιώματος. Η επωνυμία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες.
*Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.
1. Οδηγίες εφαρμογής για υποσύστημα Ethernet 10G με χρήση χαμηλής καθυστέρησης 10G MAC Intel® FPGA IP σε συσκευές Intel® Arria® 10
683347 | 2020.10.28
Σημείωμα:
Μπορείτε να αποκτήσετε πρόσβαση σε όλα τα σχέδια που παρατίθενται μέσω του επεξεργαστή παραμέτρων IP Ethernet 10G MAC Intel® FPGA στο λογισμικό Intel Quartus Prime, εκτός από το σχέδιο αναφοράς XAUI Ethernet. Μπορείτε να λάβετε το σχέδιο αναφοράς XAUI Ethernet από το Design Store.
Η Intel προσφέρει ξεχωριστές διευθύνσεις IP MAC και PHY για τα υποσυστήματα Ethernet πολλαπλών ρυθμών 10M έως 1G για να εξασφαλίσει ευέλικτη εφαρμογή. Μπορείτε να δημιουργήσετε το Low Latency Ethernet 10G MAC Intel FPGA IP με 1G/2.5G/5G/10G Multi-rate Ethernet PHY, Intel Arria 10 1G/10GbE και 10GBASE-KR PHY ή XAUI PHY και Intel Arria NPHY 10 καλύπτουν διαφορετικές σχεδιαστικές απαιτήσεις.
Σχετικές Πληροφορίες
- Οδηγός χρήστη Low Latency Ethernet 10G MAC Intel FPGA IP
Παρέχει λεπτομερείς πληροφορίες σχετικά με την προετοιμασία και την παραμετροποίηση του MAC IP. - Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Οδηγός χρήσης
Παρέχει λεπτομερείς πληροφορίες σχετικά με την προετοιμασία και την παραμετροποίηση του σχεδιασμού MAC π.χamples. - Οδηγός χρήστη Intel Arria 10 Transceiver PHY
Παρέχει λεπτομερείς πληροφορίες σχετικά με τη δημιουργία και παραμετροποίηση της PHY IP. - Λίστα ελέγχου εντοπισμού σφαλμάτων MAC Ethernet 10G χαμηλής καθυστέρησης
- AN 699: Χρήση του Altera Ethernet Design Toolkit
Αυτή η εργαλειοθήκη σάς βοηθά να διαμορφώσετε και να εκτελέσετε σχέδια αναφοράς Ethernet, καθώς και να διορθώσετε τυχόν προβλήματα που σχετίζονται με το Ethernet. - Ανάλυση δέντρου σφαλμάτων για Ζήτημα καταστροφής δεδομένων MAC 10G χαμηλής καθυστέρησης
- Arria 10 Low Latency Ethernet 10G MAC και XAUI PHY Reference Design
Παρέχει το files για το σχέδιο αναφοράς.
1.1. Χαμηλή καθυστέρηση Ethernet 10G MAC και Intel Arria 10 πομποδέκτης Native PHY Intel FPGA IP
Μπορείτε να διαμορφώσετε τον πομποδέκτη Intel Arria 10 Native PHY Intel FPGA IP ώστε να υλοποιεί το 10GBASE-R PHY με το ειδικό φυσικό επίπεδο Ethernet να τρέχει με ταχύτητα δεδομένων 10.3125 Gbps όπως ορίζεται στην ενότητα 49 της προδιαγραφής IEEE 802.3-2008.
Αυτή η διαμόρφωση παρέχει ένα XGMII σε Low Latency Ethernet 10G MAC Intel FPGA IP και υλοποιεί ένα μονοκάναλο PHY 10.3 Gbps παρέχοντας απευθείας σύνδεση σε μια οπτική μονάδα SFP+ χρησιμοποιώντας ηλεκτρικές προδιαγραφές SFI.
Η Intel προσφέρει δύο σχεδίαση υποσυστήματος Ethernet 10GBASE-R π.χamples και μπορείτε να δημιουργήσετε αυτά τα σχέδια δυναμικά χρησιμοποιώντας τον επεξεργαστή παραμέτρων Ethernet 10G MAC Intel FPGA IP χαμηλής καθυστέρησης. Τα σχέδια υποστηρίζουν λειτουργική προσομοίωση και δοκιμές υλικού σε καθορισμένα κιτ ανάπτυξης Intel.
Εικόνα 2. Σχέδιο χρονισμού και επαναφοράς για χαμηλή καθυστέρηση Ethernet 10G MAC και Intel Arria 10 Native PHY in 10GBASE-R Design Example
Εικόνα 3. Σχέδιο χρονισμού και επαναφοράς για χαμηλή καθυστέρηση Ethernet 10G MAC και Intel Arria 10 Native PHY σε σχεδίαση 10GBASE-R Example με Εγγραφή Η λειτουργία είναι ενεργοποιημένη
Σχετικές Πληροφορίες
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Οδηγός χρήσης
Παρέχει λεπτομερείς πληροφορίες σχετικά με την προετοιμασία και την παραμετροποίηση του σχεδιασμού MAC π.χamples.
1.2. IP χαμηλής καθυστέρησης Ethernet 10G MAC και XAUI PHY Intel FPGA
Το XAUI PHY Intel FPGA IP παρέχει μια IP XGMII σε Low Latency Ethernet 10G MAC Intel FPGA IP και υλοποιεί τέσσερις λωρίδες η καθεμία στα 3.125 Gbps στη διεπαφή PMD.
Το XAUI PHY είναι μια συγκεκριμένη υλοποίηση φυσικού επιπέδου της σύνδεσης Ethernet 10 Gigabit που ορίζεται στην προδιαγραφή IEEE 802.3ae-2008.
Μπορείτε να αποκτήσετε τη σχεδίαση αναφοράς για το υποσύστημα 10 GbE που υλοποιείται χρησιμοποιώντας IP χαμηλής καθυστέρησης Ethernet 10G MAC και XAUI PHY Intel FPGA από το Design Store. Ο σχεδιασμός υποστηρίζει λειτουργική προσομοίωση και δοκιμές υλικού σε καθορισμένο κιτ ανάπτυξης Intel.
Εικόνα 4. Σχέδιο χρονισμού και επαναφοράς για σχεδιασμό αναφοράς Ethernet 10G χαμηλής καθυστέρησης και XAUI PHY 
Σχετικές Πληροφορίες
- Arria 10 Low Latency Ethernet 10G MAC και XAUI PHY Reference Design
Παρέχει το files για το σχέδιο αναφοράς. - AN 794: Arria 10 Low Latency Ethernet 10G MAC και XAUI PHY Reference Design
1.3. Ethernet χαμηλής καθυστέρησης 10G MAC και 1G/10GbE και 10GBASEKR PHY Intel Arria 10 FPGA IP
Τα 1G/10GbE και 10GBASE-KR PHY Intel Arria 10 FPGA IP παρέχουν MII, GMII και XGMII σε Low Latency Ethernet 10G MAC Intel FPGA IP.
Τα 1G/10GbE και 10GBASE-KR PHY Intel Arria 10 FPGA IP υλοποιούν ένα μονοκάναλο PHY 10Mbps/100Mbps/1Gbps/10Gbps. Τα σχέδια παρέχουν άμεση σύνδεση με συνδεόμενες μονάδες διπλής ταχύτητας SFP+ 1G/10GbE, 10M–10GbE 10GBASE-T και 10M/100M/1G/10GbE 1000BASE-T χάλκινες εξωτερικές συσκευές PHY ή διεπαφές chip-to-chip. Αυτοί οι πυρήνες IP υποστηρίζουν επαναδιαμορφώσιμους ρυθμούς δεδομένων 10Mbps/100Mbps/1Gbps/10Gbps.
Η Intel προσφέρει σχεδιασμό διπλής ταχύτητας 1G/10GbE και πολλαπλών ταχυτήτων 10Mb/100Mb/1Gb/10GbE examples και μπορείτε να δημιουργήσετε αυτά τα σχέδια δυναμικά χρησιμοποιώντας το Low Latency
Επεξεργαστής παραμέτρων Ethernet 10G MAC Intel FPGA IP. Τα σχέδια υποστηρίζουν λειτουργική προσομοίωση και δοκιμές υλικού σε καθορισμένο κιτ ανάπτυξης Intel.
Η υλοποίηση υποσυστήματος Ethernet πολλαπλών ταχυτήτων που χρησιμοποιεί το σχεδιασμό IP 1G/10GbE ή 10GBASE-KR PHY Intel Arria 10 FPGA απαιτεί χειροκίνητους περιορισμούς SDC για τα εσωτερικά ρολόγια IP PHY και το χειρισμό διέλευσης τομέα ρολογιού. Ανατρέξτε στο altera_eth_top.sdc file στο σχέδιο π.χampΓια να μάθετε περισσότερα σχετικά με τους απαιτούμενους περιορισμούς SDC create_generated_clock, set_clock_groups και set_false_path.
Εικόνα 5. Σχέδιο χρονισμού και επαναφοράς για χαμηλή καθυστέρηση Ethernet 10G MAC και Intel Arria 10 1G/10GbE και 10GBASE-KR Design Example (Λειτουργία 1G/10GbE)
Εικόνα 6. Σχέδιο χρονισμού και επαναφοράς για χαμηλή καθυστέρηση Ethernet 10G MAC και Intel Arria 10 1G/10GbE και 10GBASE-KR Design Example (Λειτουργία 10Mb/100Mb/1Gb/10GbE)
Σχετικές Πληροφορίες
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Οδηγός χρήσης
Παρέχει λεπτομερείς πληροφορίες σχετικά με την προετοιμασία και την παραμετροποίηση του σχεδιασμού MAC π.χamples.
1.4. Ethernet χαμηλής καθυστέρησης 10G MAC και 1G/2.5G/5G/10G MultiRate Ethernet PHY Intel FPGA IP
Το 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP για συσκευές Intel Arria 10 παρέχει GMII και XGMII στο Low Latency Ethernet 10G MAC Intel FPGA IP.
Το 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP για συσκευές Intel Arria 10 υλοποιεί ένα μονοκάναλο σειριακό PHY 1G/2.5G/5G/10Gbps. Ο σχεδιασμός παρέχει άμεση σύνδεση με 1G/2.5GbE διπλής ταχύτητας SFP+ pluggable modules, MGBASE-T και NBASE-T χάλκινες εξωτερικές συσκευές PHY ή διεπαφές chip-to-chip. Αυτές οι IP υποστηρίζουν επαναδιαμορφώσιμους ρυθμούς δεδομένων 1G/2.5G/5G/10Gbps.
Η Intel προσφέρει διπλής ταχύτητας 1G/2.5GbE, πολλαπλών ταχυτήτων 1G/2.5G/10GbE MGBASE-T και πολλαπλών ταχυτήτων 1G/2.5G/5G/10GbE MGBASE-T σχεδίασης examples και μπορείτε να δημιουργήσετε αυτά τα σχέδια δυναμικά χρησιμοποιώντας τον επεξεργαστή παραμέτρων Ethernet 10G MAC Intel FPGA IP χαμηλής καθυστέρησης. Τα σχέδια υποστηρίζουν λειτουργική προσομοίωση και δοκιμές υλικού σε καθορισμένο κιτ ανάπτυξης Intel.
Εικόνα 7. Σχέδιο χρονισμού και επαναφοράς για χαμηλή καθυστέρηση Ethernet 10G MAC και 1G/ 2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (Λειτουργία 1G/2.5G)
Για υλοποιήσεις υποσυστήματος Ethernet πολλαπλών ταχυτήτων 1G/2.5GbE και 1G/2.5G/10GbE MBASE-T με χρήση 1G/2.5G/5G/10G πολλαπλών ταχυτήτων Ethernet PHY Intel FPGA IP, η Intel συνιστά να αντιγράψετε τη μονάδα αναδιαμόρφωσης πομποδέκτη10_rfgm (alt_rfgm) sv) παρέχεται με το σχέδιο π.χample. Αυτή η μονάδα ρυθμίζει εκ νέου την ταχύτητα του καναλιού του πομποδέκτη από 1G σε 2.5G ή σε 10G και αντίστροφα.
Η υλοποίηση υποσυστήματος Ethernet MBASE-T πολλαπλών ταχυτήτων 1G/2.5GbE και 1G/2.5G/10GbE απαιτεί επίσης χειροκίνητους περιορισμούς SDC για τα εσωτερικά ρολόγια PHY IP
και χειρισμός διασταύρωσης τομέα ρολογιού. Ανατρέξτε στο altera_eth_top.sdc file στο σχέδιο π.χampΓια να μάθετε περισσότερα σχετικά με τους απαιτούμενους περιορισμούς SDC create_generated_clock, set_clock_groups και set_false_path.
Εικόνα 8. Σχέδιο χρονισμού και επαναφοράς για χαμηλή καθυστέρηση Ethernet 10G MAC και 1G/ 2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (Λειτουργία MBASE-T 1G/2.5G/10GbE) 
Εικόνα 9. Σχέδιο χρονισμού και επαναφοράς για χαμηλή καθυστέρηση Ethernet 10G MAC και 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (Λειτουργία NBASE-T 1G/2.5G/5G/10GbE)
Σχετικές Πληροφορίες
Low Latency Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Οδηγός χρήσης Παρέχει λεπτομερείς πληροφορίες σχετικά με την προετοιμασία και την παραμετροποίηση του σχεδιασμού MAC π.χamples.
1.5. Ιστορικό αναθεωρήσεων εγγράφων για AN 795: Οδηγίες εφαρμογής για υποσύστημα Ethernet 10G με χρήση χαμηλής καθυστέρησης 10G MAC Intel FPGA IP σε συσκευές Intel Arria 10
| Έκδοση εγγράφου | Αλλαγές |
| 2020.10.28 | • Μετονομάστηκε ως Intel. • Μετονόμασε το έγγραφο σε AN 795: Οδηγίες εφαρμογής για υποσύστημα Ethernet 10G Using Low Latency 10G MAC Intel FPGA IP σε συσκευές Intel Arria 10. |
| Ημερομηνία | Εκδοχή | Αλλαγές |
| Φεβρουαρίου-17 | 2017.02.01 | Αρχική έκδοση. |
AN 795: Οδηγίες εφαρμογής για υποσύστημα Ethernet 10G με χρήση χαμηλής τιμής
Latency 10G MAC Intel ® FPGA IP σε συσκευές Intel® Arria® 10
Online έκδοση
Αποστολή σχολίων
ID: 683347
Έκδοση: 2020.10.28
Έγγραφα / Πόροι
 |
intel AN 795 Implementing Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC [pdf] Οδηγός χρήστη AN 795 Implementing Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC, AN 795, Implementing Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC, Ethernet Subsystem Using Low Latency 10G MAC, Low Latency MAC10 |
